Sistemi Informatici: Una Prospettiva per il Programmatore (Edizione Globale): L'Architettura dell'Instruction Set Y86-64

L' Architettura dell'Instruction Set (ISA) funge da contratto fondamentale tra software e hardware. Definisce lo stato visibile al programmatore e le operazioni specifiche eseguite dal processore. L' ISA Y86-64 è un sottoinsieme didattico di x86-64, che semplifica i complessi design CISC in un modello più gestibile mantenendo il collegamento procedurale basato sui registri.

1. Stato Visibile al Programmatore

Lo stato include il File dei Registri (RF) con 15 registri, Codici di Condizione (CC) per il controllo del flusso, il Contatore del Programma (PC), e un Codice di Stato (Stat) che indica l'operazione normale (AOK), l'arresto (HLT) o errori (ADR/INS).

2. Caratteristiche CISC vs. RISC

Mentre x86-64 è classico CISC, Y86-64 tende verso RISC con codifiche a lunghezza fissa e un' architettura load/store, dove la memoria è accessibile solo tramite istruzioni specifiche di movimento come rmmovq rA, D(rB).

TERMINALbash — 80x24

> Ready. Click "Run" to execute.

QUESTION 1

Modify the sum function (Figure 4.6) to implement absSum using a conditional jump. Which approach is most architecturally sound for Y86-64?

Using jge to skip a subq instruction that negates the value.

Using a call to a separate absolute value function.

Using a memory-to-memory comparison.

Changing the status code to INS if the value is negative.

QUESTION 2

When implementing absSum with conditional move (cmovXX), how do we handle the sign inversion?

Subtract the value from zero in a temporary register, then cmovl the negative result back.

Use the iaddq instruction to flip the bits.

Y86-64 performs sign inversion automatically during mrmovq.

Conditional moves cannot be used for arithmetic logic.

QUESTION 3

What is the byte encoding for the sequence: irmovq $15, %rbx; rrmovq %rbx, %rcx? (Starting at 0x100)

0x100: 30 f3 0f 00 00 00 00 00 00 00; 0x10a: 20 31

0x100: 30 3f 0f 00; 0x104: 20 13

0x100: 60 31; 0x102: 30 f3

0x100: 70 00; 0x102: 20 31

QUESTION 4

Determine the HCL code for the control signal mem_write in a SEQ processor.

bool mem_write = icode in { IRMMOVQ, IPUSHQ, ICALL };

bool mem_write = icode in { IMRMOVQ, IPOPQ, IRET };

bool mem_write = (valE == valM);

bool mem_write = stat == AOK;

QUESTION 5

In the PIPE implementation, when should the signal E_bubble be set?

On mispredicted branches or load-use hazards.

Every time the PC is updated.

Only when the processor hits a HALT instruction.

When the Register File is being read.